

Docket No.: 492322014800

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

| In re Patent Application of: Yasuo SEGAWA | |
|--|----------------------------|
| Application No.: 10/705,222 | Group Art Unit: 2871 |
| Filed: November 12, 2003 | Examiner: Not Yet Assigned |
| For: DISPLAY DEVICE | |

CLAIM FOR PRIORITY AND SUBMISSION OF DOCUMENT

Commissioner for Patents 2011 South Clark Place Room 1B03, Crystal Plaza 2 Arlington, Virginia, 22202

Sir:

Applicants hereby claim priority under 35 U.S.C. 119 based on the following prior foreign application filed in the following foreign country on the date indicated:

| _ | Country | Application No. | Date |
|---|---------|-----------------|-------------------|
| | Japan | 2002-326413 | November 11, 2002 |

In support of this claim, a certified copy of the original foreign application is filed herewith.

Dated: April 5, 2004

Respectfully submitted.


Barry E. Bretschneider

Registration No.: 28,055 MORRISON & FOERSTER LLP

1650 Tysons Blvd, Suite 300

McLean, Virginia 22102

(703) 760-7743





玉 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2002年11月11日

番 出 願 Application Number:

特願2002-326413

[ST. 10/C]:


[JP2002-326413]

出 願 Applicant(s):

三洋電機株式会社

2003年11月21日

特許庁長官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

KHB1020041

【提出日】

平成14年11月11日

【あて先】

特許庁長官殿

【国際特許分類】

G02F 1/133

【発明者】

【住所又は居所】

大阪府守口市京阪本通2丁目5番5号 三洋電機株式会

社内

【氏名】

瀬川 泰生

【発明者】

【住所又は居所】

大阪府守口市京阪本通2丁目5番5号 三洋電機株式会

社内

【氏名】

青田 雅明

【発明者】

【住所又は居所】

大阪府守口市京阪本通2丁目5番5号 三洋電機株式会

社内

【氏名】

山田 努

【特許出願人】

【識別番号】

000001889

【氏名又は名称】

三洋電機株式会社

【代理人】

【識別番号】

100107906

【弁理士】

【氏名又は名称】

須藤 克彦

【電話番号】

0276-30-3151

【選任した代理人】

【識別番号】

100091605

【弁理士】

【氏名又は名称】 岡田 敬

【手数料の表示】

【予納台帳番号】 077770

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9904682

【プルーフの要否】 要



【発明の名称】 表示装置

【特許請求の範囲】

【請求項1】 マトリクスに配置された複数の画素と、行方向に延在する複数のゲートラインと、該複数のゲートラインに順次ゲート走査信号を出力する垂直ドライバ回路とを備え、前記ゲート走査信号に応じて各画素が選択される表示装置において、前記ゲートラインが前記画素から前記垂直ドライバ回路の出力部に至る途中で該ゲートラインを分断し、分断されたゲートライン同士を上層のメタル配線で接続したことを特徴とする表示装置。

【請求項2】 前記分断されたゲートライン間の間隔が10μm以上であることを特徴とする請求項1記載の表示装置。

【請求項3】 前記分断されたゲートラインの端から前記垂直ドライバ回路 の出力部のゲート配線までの距離が 10μ m以上であることを特徴とする請求項 1記載の表示装置。

【請求項4】 前記分断されたゲートライン同士を上層のメタル配線で接続するまでは、画素のゲートラインと前記垂直ドライバ回路の出力部に近いゲートラインの2本が存在していることを特徴とする請求項1記載の表示装置。

【請求項5】 前記ゲートラインは、モリブデン、クロムのいずれかで形成されていることを特徴とする請求項1記載の表示装置。

【請求項6】 前記メタル配線はアルミニウム配線で形成されていることを 特徴とする請求項1記載の表示装置。

【請求項7】 マトリクスに配置された複数の画素と、行方向に延在する複数のゲートラインと、列方向に延在する複数のデータラインと、該複数のゲートラインに順次ゲート走査信号を出力する垂直ドライバ回路と、前記複数のデータラインにビデオ信号が供給されるタイミングを制御するためのドレイン走査信号を発生する水平ドライバ回路と、を備える表示装置において、

前記垂直ドライバ回路又は前記水平ドライバ回路内の回路を構成する薄膜トランジスタのゲート配線の途中を分断し、分断されたゲート配線同士を上層のメタル配線で接続したことを特徴とする表示装置。

【請求項8】 マトリクスに配置された複数の画素と、行方向に延在する複数のゲートラインと、列方向に延在する複数のデータラインと、該複数のゲートラインに順次ゲート走査信号を出力する垂直ドライバ回路と、前記複数のデータラインにビデオ信号が供給されるタイミングを制御するためのドレイン走査信号を発生する水平ドライバ回路と、を備える表示装置において、

前記垂直ドライバ回路又は前記水平ドライバ回路内の1つのゲート配線が複数個の薄膜トランジスタに直接入力しないように、前記ゲート配線の途中を分断し、分断されたゲート配線同士を上層のメタル配線で接続したことを特徴とする表示装置。

【請求項9】 前記複数個の薄膜トランジスタのうち少なくとも1つの薄膜トランジスタには前記ゲート配線と別のゲート配線が入力されていることを特徴とする請求項8記載の表示装置。

【請求項10】 前記複数個の薄膜トランジスタは、3個以上の薄膜トランジスタであることを特徴とする請求項8又は請求項9記載の表示装置。

【請求項11】 マトリクスに配置された複数の画素と、行方向に延在する複数のゲートラインと、列方向に延在する複数のデータラインと、該複数のゲートラインに順次ゲート走査信号を出力する垂直ドライバ回路と、前記複数のデータラインにビデオ信号が供給されるタイミングを制御するためのドレイン走査信号を発生する水平ドライバ回路と、を備える表示装置において、

前記垂直ドライバ回路又は前記水平ドライバ回路内の1つのゲート配線が複数 個の能動層に直接入力しないように、前記ゲート配線の途中を分断し、分断され たゲート配線同士を上層のメタル配線で接続したことを特徴とする表示装置。

【請求項12】 前記複数個の能動層のうち少なくとも1つの能動層には前記ゲート配線とは別のゲート配線が入力されていることを特徴とする請求項11記載の表示装置。

【請求項13】 前記複数個の能動層は、3個以上の能動層であることを特徴とする請求項11又は請求項12記載の表示装置。

【請求項14】 マトリクスに配置された複数の画素と、行方向に延在する 複数のゲートラインと、列方向に延在する複数のデータラインと、該複数のゲー トラインに順次ゲート走査信号を出力する垂直ドライバ回路と、前記複数のデータラインにビデオ信号が供給されるタイミングを制御するためのドレイン走査信号を発生する水平ドライバ回路と、を備える表示装置において、

前記垂直ドライバ回路又水平ドライバ回路内の1つの能動層には、同一の信号線ではない複数のゲート配線が入力されないように、能動層を分断し、分断された能動層同士を前記ゲート配線よりも上層のメタル配線で接続したことを特徴とする表示装置。

【請求項15】 マトリクスに配置された複数の画素と、行方向に延在する複数のゲートラインと、列方向に延在する複数のデータラインと、該複数のゲートラインに順次ゲート走査信号を出力する垂直ドライバ回路と、前記複数のデータラインにビデオ信号が供給されるタイミングを制御するためのドレイン走査信号を発生する水平ドライバ回路と、を備える表示装置において、

一前記垂直ドライバ回路又水平ドライバ回路内の1つの能動層には、同一の信号線ではない3本以上のゲート配線が入力されないように、能動層を分断し、分断された能動層同士を前記ゲート配線よりも上層のメタル配線で接続したことを特徴とする表示装置。

【請求項16】 前記能動層がマルチゲート型薄膜トランジスタを構成していることを特徴とする請求項14又は請求項15記載の表示装置。

【請求項17】 マトリクスに配置された複数の画素と、行方向に延在する 複数のゲートラインと、列方向に延在する複数のデータラインと、該複数のゲー トラインに順次ゲート走査信号を出力する垂直ドライバ回路と、前記複数のデー タラインにビデオ信号が供給されるタイミングを制御するためのドレイン走査信 号を発生する水平ドライバ回路と、を備える表示装置において、

前記垂直ドライバ回路又水平ドライバ回路内の1つの能動層には、1つのゲート配線のみが入力されていることを特徴とする表示装置。

【発明の詳細な説明】

 $[0\ 0\ 0\ 1\]$

【発明の属する技術分野】

本発明は、マトリクスに配置された複数の画素と、行方向に延在する複数のゲ

ートラインと、該複数のゲートラインに順次ゲート走査信号を供給する垂直ドライバ回路とを備える表示装置に関し、特にその静電破壊防止対策に関するものである。

[0002]

【従来の技術】

図10は従来例の液晶表示装置の構成図である。液晶パネル100は、n行m列マトリクスに配置された複数の画素を備え、各画素は、画素選択用薄膜トランジスタTFT10、液晶LC及び保持容量Cscから成っている。以下この明細書中では、薄膜トランジスタ(Thin film transistor)をTFTと記載する。

[0003]

TFT10のゲートには、行方向に延びたゲートライン20が接続され、そのドレインには、列方向に延びたデータライン22が接続されている。各行のゲートライン20には垂直ドライブ回路(Vドライブ回路)130からゲート走査信号が順次供給され、これに応じて画素選択トランジスタが選択される。また、データライン22には水平ドライブ回路(Hドライブ回路)140からのドレイン走査信号に応じて、ビデオ信号が供給され、TFT10を通して液晶してに印加される。(例えば、特許文献1を参照。)

[0004]

【特許文献1】

特開平10-115839号公報

[0005]

【発明が解決しようとする課題】

しかしながら、従来の液晶表示装置では垂直ドライブ回路130のゲート走査信号出力部のTFTのゲート絶縁層がTFT製造プロセス中の静電気により破壊したり、絶縁リークを生じるという問題があった。この問題について図8を参照して説明する。図11は図10の破線で囲まれた部分Bを拡大した図であり、ゲートライン20の端部及び垂直ドライブ回路130の出力部のパターンを示している。図11(A)はその平面図であり、図11(B)は図11(A)のX-X線に沿った断面図である。

[0006]

ゲートライン20、保持容量ライン21、垂直ドライブ回路130内のゲート 配線の加工にはドライエッチングが用いられるが、その際にゲートライン20、保持容量ライン21、ゲート配線に静電気が蓄積される。また、その後ゲートライン20をマスクとして、P-Si層に砒素や燐のようなN型不純物をイオン注入(PチャネルTFTの場合にはホウ素のようなP型不純物をイオン注入)してソース領域及びドレイン領域を形成する際にも、チャージアップ現象が生じ、ゲートライン20、保持容量ライン21、ゲート配線に静電気が蓄積される。ゲートライン20、保持容量ライン21は液晶パネル100を横断するように長く延在しているので、特に静電気を帯びやすい。

[0007]

すると、図11に示すように、ゲートライン20の端部から、これと近接して配置されたTFT1のゲート配線13に放電が起こり、ゲート配線13を通って、隣接したTFT2のゲート電極まで移動し、TFT2-1のゲート絶縁層12の部分Aが破壊されたり、絶縁リークを生じる。なお、図において、40は透明絶縁基板、11は透明絶縁基板40上に形成された能動層(ポリシリコン層)、14はアルミニウム配線層である。図11(B)では、アルミニウム配線形成前の断面図を示している。

[0008]

【課題を解決するための手段】

そこで、本発明は液晶表示装置の製造プロセス中に生じる静電気によるデバイスの破壊に対する対策を講じたものである。

[0009]

第1に、図1,図2に示すようにゲートライン20が垂直ドライバ回路130の出力部に至る途中でゲートライン20を分断し、分断されたゲートライン20 ,20同士を上層のメタル配線25で接続した。

[0010]

第2に、図4に示すように、垂直ドライバ回路130内の回路を構成するTF Tのゲート配線153の途中を分断し、分断されたゲート配線153.153同 士を上層のメタル配線153Aで接続した。

[0011]

第3に、図4に示すように、垂直ドライバ回路130内のゲート配線は、3個以上の薄膜トランジスタに直接入力しないように、ゲート配線153の途中を分断し、分断されたゲート配線153,153同士を上層のメタル配線153Aで接続した。

[0012]

第4に、図6(B),(C)に示すように、垂直ドライバ回路130内の相異なる信号がゲート配線を通して3つ以上入力されるマルチゲート型TFTについては、2以上のゲート配線が同一の能動層上に延在しないように、能動層を分断し、分断された能動層同士を前記ゲート配線よりも上層のメタル配線で接続した。

[0013]

【発明の実施の形態】

次に本発明の実施形態について図面を参照しながら詳細に説明する。

(第1の実施形態)

図1は、第1の実施形態に係る液晶表示装置の構成図である。図7と同一の構成部分については同一符号を付してその説明を省略する。この液晶表示装置では、ゲートライン20が垂直ドライバ回路130の出力部に至る途中でゲートライン20を分断し、分断されたゲートライン20,20同士を上層のメタル配線25で接続した(図1の破線で囲まれた部分Cを参照。)

ゲートライン 20は例えば、モリブデン (Mo) やクロム (Cr) から成り、 メタル配線 25はアルミニウムから成る。

[0014]

図2は、図1の破線で囲まれた部分Cを拡大した図であり、ゲートライン20の端部及び垂直ドライブ回路130の出力部のパターンを示している。図2(A)はその平面図であり、図2(B)は図2(A)のX-X線に沿った断面図である。

[0015]

ゲートライン20は、分断されているため、液晶表示装置の製造プロセスの過程でゲートライン20に蓄積された電荷が、TFT1のゲート配線13に放電することがなくなり、TFTのゲート絶縁層12の破壊等が防止される。

[0016]

そして、分断されたゲートライン20,20同士は、その後、ゲートライン20,20上の層間絶縁膜(不図示)に設けられたコンタクトホールを介して上層のメタル配線25に接続される。

[0017]

この場合、分断されたゲートライン 20 の間の間隔が 10 μ m以上であることが好ましい。本発明者の検討によれば、同じ層に作られた配線間で放電する確率は、その間隔が大きいほど小さくなることがわかっており、その間隔を 10 μ m以上にすることによって放電確率を非常に小さくできる。

[0018]

また、図2に示すように垂直ドライバ回路の出力部のTFT1より分断される前のゲートライン端が画素部に近いレイアウトの場合、ゲートライン20を分断しても、画素部側のゲートライン20から放電する先が分断したゲートライン20ではなくTFT1のゲート配線になる可能性がある。これを防ぐためにゲートライン20を分断する場所は、垂直ドライバ回路の出力部のTFT1からも10 μ m以上はなれた位置にする必要がある。

[0019]

こうすることによってゲートライン20からの放電が直接TFT1のゲート配線に落ちることはなく、必ず、分断されたゲートライン20に落ちた後でTFT1のゲート配線に向かうことになる。

[0020]

本発明者の検討によれば、ゲートラインなどの長い配線に蓄積された電荷量が大きいため、これがTFTを形成するゲート配線に直接放電するとTFTのゲート絶縁膜を破壊したり、ダメージを与え、リーク電流を発生させることになる。ゲートラインを分断し、短いゲートラインの一部を作ると、ここに蓄積される電荷量は、長いゲートラインに比べてはるかに小さくなる。

[0021]

したがって、もし短いゲートラインに蓄積された電荷がTFTを構成するゲートラインに放電してもTFTの絶縁膜に与えるダメージは小さく、TFTの特性不良を引き起こす可能性は低くなる。

[0022]

この理由から、ゲートラインを分断すること、出力部のTFTのゲート配線から離すこと、ゲートラインと出力部の間に分断された短いゲートラインを作ることが静電気ダメージに対する対策として有効である。

[0023]

なお、上記はTFTプロセス中において、ゲート配線を作製した後から、メタル配線の前の工程までの状況を説明しており、これらの工程においてはゲート配線部以外の表面が絶縁膜で覆われているため特に静電ダメージを受けやすい。したがって、これらの工程の間でゲート配線を分断しておき、後のメタル配線で接続することがプロセス中の静電気対策として有効である。

[0024]

(第2の実施形態)

本実施形態は、垂直ドライバ回路130や水平ドライバ回路140内での静電気によるゲート絶縁層の破壊等を防止するものである。ここでは、垂直ドライバ回路130を例としてその防止対策について説明するが、水平ドライバ回路140についても同様の対策をとることができる。

[0025]

図3は垂直ドライバ回路130の構成図である。この垂直ドライバ回路130は、シフトレジスタ部131、双方向スキャン部、ゲート走査信号をゲートライン20に出力する出力部133を有する。ここで、双方向スキャン部132は複数の3入力NANDゲート134A, 134B, 134C, 134Dを含んでいる。

[0026]

各3入力NANDゲートには、クロック信号線151のクロック信号が共通に 入力されている。また、シフトレジスタ部131からのゲート配線153は、入 カNANDゲート134A, 134Bに共通に入力され、シフトレジスタ部13 1からのゲート配線154は、入力NANDゲート134B, 134Cに共通に 入力され、シフトレジスタ部131からの信号線155は、入力NANDゲート 134C, 134Dに共通入力されている。

[0027]

図4は、図3の破線で囲まれた部分のパターン図である。このパターンの特徴は、3入力NANDゲート134Aを構成するTFT161, 162及び隣接する入力NANDゲート134Bを構成するTFT163, 164に共通に入力されるゲート配線153の途中を分断し、分断されたゲート配線153, 153同士を上層のメタル配線153Aで接続した点である。

[0028]

同様に、ゲート配線154の途中を分断し、分断されたゲート配線154,154同士を上層のメタル配線154Aで接続した。なお、ゲート配線153,154は例えば例えば、モリブデン(Mo)やクロム(Cr)から成り、メタル配線153A,154Aはアルミニウムから成る。

[0029]

ここで、ゲート配線153, 154等を分断しない場合におけるTFTのゲート絶縁膜の静電破壊メカニズムについて説明する。

[0030]

ゲート配線171からそれに最も近いゲート配線である152-1に静電気が 放電した場合、まずTFT161のp-Si層(能動層)と152-1の間にあ るゲート絶縁層の破壊等がおきやすい。この破壊によりTFT161のp-Si 層の電圧が急激に変化すると、それと容量結合しているゲート配線151,15 3-1の電位が急激に変化する。ゲート配線153はTFT163に入力されて いるため、TFT163のp-Si層とゲート配線153の間に大きな電位差が 発生し、ゲート酸化膜が破壊されることになる。

$[0\ 0\ 3\ 1]$

このようにゲート配線153,154等が途中で分断されていない場合、静電破壊もしくはダメージがp-Siゲート間の容量結合によってとなりのp-Si

アイランドに伝播することになる。ゲートラインを分断することによって、1個のゲートラインに蓄積する電荷の量を下げるとともに、別のp-Siアイランドに静電破壊が伝播しないようにすることができる。最終的にはメタルの配線でゲート配線を接続することになるが、静電気ダメージを受けやすい工程において、配線を分断しておくことが静電気対策として有効である。

[0032]

なお、静電気ダメージが伝播していくためには、ゲートラインが入力される複数個のp-Siアイランド(ゲート配線153が4個のp-Siアイランドに入力されている)のうち、少なくとも1つのp-Siアイランドには別のゲート信号が入力されていることが必要である。逆にいえば、あるゲートラインが入力されるp-Siアイランドが複数個あって、それらの少なくとも1つのp-Siアイランドには別のゲート配線が入力される場合にはゲート配線を分断し、上層のメタル配線でつないだほうが良いことになる。

[0033]

図4に示す3入力NAND回路においては、3つの入力信号がそれぞれp-ch側のp-Sirイランドとn-ch側のp-Sirイランドに入力されている。ゲート配線152,153,154は同一のゲートラインが2つのp-Sirイランドに入力されており、ゲート配線151は別々のゲート配線としてそれぞれのP-Sirイランドに入力されている。静電ダメージを伝播しないという意味ではゲート配線151の方が好ましい。

[0034]

同様に図11に示すゲート配線13についてもTFT1, TFT2-1で示される2個のp-Si P7ーンドに入力されており、これを図7に示すように分断すると、ゲートライン20から放電された静電気がTFT2にダメージを与える可能性が低くなる。

[0035]

以上の説明においては、垂直ドライバ回路130の中の回路を用いたが、プロセス途中において、長いゲート配線に電荷が蓄積しやすいことにおいては水平ドライバ回路140にも当てはまるため、これらを区別する必要はなく、水平ドラ

イバ回路140内にも同様の対策ができる。

[0036]

このように本発明者の検討によれば、長いゲート配線があると、液晶表示装置の製造プロセス(ゲート配線のドライエッチング工程、その後のソースドレイン形成のためのイオン注入工程)の過程で、チャージアップのメカニズムで多量の電荷が蓄積し、放電により薄膜トランジスタのゲート絶縁層の破壊等が起きやすい。そこで、ゲート配線の途中を分断して電荷の蓄積が少なくなるようにした。

[0037]

図5はこの発明の概念図を示した断面図であり、図5 (A) のように、長いゲート配線201が、薄膜トランジスタのp-Siアイランド200-1, 200-2.・・・上にゲート絶縁層203を介して延在すると、静電気によりゲート絶縁層203の破壊が起きやすい。

[0038]

そこで、図5 (B) に示すように、ゲート配線201-1,201-2,・・・の途中を分断して、その後の製造プロセスでアルミニウム配線等の上層配線で必要な接続をした。

[0039]

また、図4に示すように、ゲート配線153,154は、3個以上のTFTに直接入力しないように、それらのゲート配線153,154の途中を分断している。例えば、ゲート配線153は途中で分断されているため、3入力NAND回路134Bの薄膜トランジスタ163,164に分かれて入力されている。

[0040]

すなわち、この場合、ゲート配線153は2個のTFTにだけ直接入力されている。このように構成する理由は、1つのゲート配線が多数のTFTに分断されずに直接入力されると、TFTのゲート絶縁層の破壊等が起きやすいからである。ゲート配線を3個以上のTFTに直接入力しないとした理由は、2個以下について規制することは、実用的でないためである。

[0041]

(第3の実施形態)

上記第1,第2の実施形態では、ゲート配線から考えた場合の静電気対策であるが、本実施形態ではTFTop-Sir7 P-Sir9 能動層)から考えた対策であり、ドライバ回路(垂直ドライバ回路だけでなく水平ドライバ回路も含む)内において相異なるゲート配線が1つのp-Sir7 P-Sir9 に入力されないように、P-Sir9 能動層を分断し、分断されたP-Sir7 P-Sir9 に入力されなゲート配線よりも上層のメタル配線で接続したものである。

[0042]

図11のTFT2で示されるp-SiP 1 ランドはゲート配線13が入力されているTFT2-1とゲート配線15が入力されるTFT2-2, TFT2-3で構成されている。

[0043]

静電気による放電がゲート配線13に入り、電位が大きく変化した場合、ゲート配線15とゲート配線13の間の電位差が大きくなり、p-Si膜はその両方のゲート配線と容量で結合しているため、結果ゲート絶縁膜に大きな電位差がかかり、絶縁膜破壊が起きる。

[0044]

これを防ぐため、図8に示すようにp-Siアイランドを分断しておき、それぞれのp-Siアイランドに別々のゲート配線が入力されるようにする。これによって静電気によるゲート配線の電位変化はそれが入力されるp-Siアイランドのみに影響を与えることになり、このp-Siアイランドは前記ゲートラインのみと容量結合しているため、ゲート絶縁膜の破壊が起こりにくくなる。

[0045]

p-SiPTイランドは、後の工程のメタル配線で接続することによって、図8に示す回路と同じ動作をする。1つのp-SiPTイランドに別々のゲート配線が入力されないように切断する方法は、そのp-SiPTイランドがマルチゲートトランジスタを構成する場合にも適用できる。

[0046]

図6は3入力ゲート型の薄膜トランジスタのパターン例(A),(B),(C

)を示す図である。これは、例えば3入力NAND回路のNチャネル型TFTに 対応するものである(図4のTFT161, 163を参照)。

[0047]

図において左側が平面パターン図であり、右側に各平面パターンのX-X線、Y-Y線、Z-Z線に沿った断面図を示している。また、いずれのパターンにおいても、3つの異なる信号C1, C2, C3がそれぞれのゲート配線によって入力されているものとする。

[0048]

まず、パターン例(A)では、1つのp-Siアイランド300上に、3つの ゲート配線が入力されているが、このパターンはゲート絶縁層400の絶縁破壊 や絶縁リークが発生しやすい。

[0049]

それは、静電気が蓄積し、放電する過程で、3つのゲート配線のいずれかの間に大きな電位差が生じると、ゲート絶縁層400に大きな電位差がかかり、絶縁破壊等が生じるためである。そこで、本実施例では、このようなパターン例は用いることはデザインルール上で禁止し、次のパターン例(B),(C)を用いるようにする。

[0050]

パターン例(B)では、3入力型のTFTのp-Siアイランドは、2つのp-Siアイランド301,302に分離されており、一方のp-Siアイランド301上に絶縁層400を介して2つのゲート配線が延在しており、これと隣接した他方のp-Siアイランド302には1つのゲート配線が延在している。

[0051]

そして、2つのp-Siアイランド301,302は、その後の製造プロセスで、上層のメタル配線303によって接続され、1つの3入力型のTFTとして機能するように構成されている。

[0052]

また、パターン例(C)では、3入力型のTFTのp-Siアイランドは、3つのp-Siアイランド304, 305, 306に分離されており、405 406に分離されており、416 416 416 416 416 416 416 416 417 417 418 418 419

アイランド上に絶縁層400を介して1つずつのゲート配線が延在している。

[0053]

そして、3つの分離されたp-Siアイランド304,305,306は、その後の製造プロセスで、上層のメタル配線307,308によって接続され、1つの3入力型の薄膜トランジスタとして機能するように構成されている。

[0054]

以上の各実施形態では、液晶表示装置への適用を例として説明したが本発明はこれに限定されるものではなく、ゲートラインや垂直ドライバ回路を有する他の表示装置、例えばEL表示装置等にも広く適用することができるものである。

[0055]

ただし、3入力NANDのn-chTFTのp-SiT7イランドを2つに分割するより、3つに分割する方が好ましい。

[0056]

また、図7に示すゲート配線の分断と図8に示すp-Sirイランドの分断を合わせると、図9に示すように1個のp-Sirイランドには1個のゲート配線が入力されている構成となる。

[0057]

【発明の効果】

本発明によれば、ゲートラインが垂直ドライバ回路の出力部に至る途中でゲートラインを分断し、分断されたゲートライン同士を上層のメタル配線で接続したので、表示装置の製造工程中に生じる静電気の影響を無くすことができ、当該出力部のTFTの絶縁破壊や絶縁リークの発生を防止することができる。

[0058]

また、垂直ドライバ回路又は水平ドライバ回路内の回路を構成するTFTのゲート配線の途中を分断し、分断されたゲート配線同士を上層のメタル配線で接続したので、ゲート配線に蓄積される静電気の量を少なくし、当該TFTの絶縁破壊や絶縁リークの発生を防止することができる。

[0059]

また、垂直ドライバ回路内のゲート配線は、複数個以上のTFT又は能動層に

直接入力しないように、ゲート配線の途中を分断し、分断されたゲート配線同士を上層のメタル配線で接続したので、当該TFTの絶縁破壊や絶縁リークの発生を防止することができる。

[0060]

さらに、複数のゲート配線が入力される能動層では、2以上のゲート配線が同一の能動層上に延在しないように、能動層を分断し、分断された能動層同士を前記ゲート配線よりも上層のメタル配線で接続したので、当該マルチゲート型TFTの絶縁破壊や絶縁リークの発生を防止することができる。

【図面の簡単な説明】

【図1】

本発明の実施形態に係る液晶表示装置の構成図である。

【図2】

本発明の実施形態に係る液晶表示装置の垂直ドライブ回路の出力部の構成図である。

【図3】

本発明の実施形態に係る液晶表示装置の垂直ドライブ回路の構成図である。

図4

本発明の実施形態に係る液晶表示装置の垂直ドライブ回路の部分パターン図である。

【図5】

本発明の実施形態に係る液晶表示装置の垂直ドライブ回路の部分断面図である。

【図6】

入力ゲート型の薄膜トランジスタのパターン例(A), (B), (C)を示す図である。

【図7】

本発明の実施形態に係る液晶表示装置の垂直ドライブ回路の出力部の構成図である。

図8

本発明の実施形態に係る液晶表示装置の垂直ドライブ回路の出力部の構成図であ

る。

【図9】

本発明の実施形態に係る液晶表示装置の垂直ドライブ回路の出力部の構成図である。

【図10】

従来例に係る液晶表示装置の構成図である。

図11】

従来例に係る液晶表示装置の垂直ドライブ回路の出力部の構成図である。


【符号の説明】

| 11能動層12ゲート絶縁層13ゲート配線14メタル配線20ゲートライン21保持容量ライン25メタル配線40透明絶縁基板100雍直ドライブの路131シフトレジスタ部132双方向スキャン部133出力部134A~134DNANDゲート140水平ドライト配線153~156が一ト配線161~164薄膜トランド200pーSiアイランド201ゲート配線 | | |
|--|-------------|-------------|
| 13 ゲート配線 14 メタル配線 20 ゲートライン 21 保持容量ライン 22 データライン 25 メタル配線 40 透明絶縁基板 100 液晶パネル 130 垂直ドライブ回路 131 シフトレジスタ部 132 双方向スキャン部 133 出力部 134A~134D NANDゲート 140 水平ドライブ回路 153~156 ゲート配線 161~164 薄膜トランジスタ 200 pーSiアイランド | 1 1 | 能動層 |
| 14メタル配線20ゲートライン21保持容量ライン22データライン25メタル配線40透明絶縁基板100液晶パネル130垂直ドライブ回路131シフトレジスタ部132双方向スキャン部133出力部134A~134DNANDゲート140水平ドライブ回路153~156ゲート配線161~164薄膜トランジスタ200pーSiアイランド | 1 2 | ゲート絶縁層 |
| 20 ゲートライン 21 保持容量ライン 22 データライン 25 メタル配線 40 透明絶縁基板 100 液晶パネル 130 垂直ドライブ回路 131 シフトレジスタ部 132 双方向スキャン部 133 出力部 134A~134D NANDゲート 140 水平ドライブ回路 153~156 ゲート配線 161~164 薄膜トランジスタ 200 pーSiアイランド | 1 3 | ゲート配線 |
| 21保持容量ライン22データライン25メタル配線40透明絶縁基板100液晶パネル130垂直ドライブ回路131シフトレジスタ部132双方向スキャン部133出力部134A~134DNANDゲート140水平ドライブ回路153~156ゲート配線161~164薄膜トランジスタ200pーSiアイランド | 1 4 | メタル配線 |
| 22 データライン 25 メタル配線 40 透明絶縁基板 100 液晶パネル 130 垂直ドライブ回路 131 シフトレジスタ部 132 双方向スキャン部 133 出力部 134A~134D NANDゲート 140 水平ドライブ回路 153~156 ゲート配線 161~164 薄膜トランジスタ 200 pーSiアイランド | 2 0 | ゲートライン |
| 25メタル配線40透明絶縁基板100液晶パネル130垂直ドライブ回路131シフトレジスタ部132双方向スキャン部133出力部134A~134DNANDゲート140水平ドライブ回路153~156ゲート配線161~164薄膜トランジスタ200pーSiアイランド | 2 1 | 保持容量ライン |
| 40 透明絶縁基板 100 液晶パネル 130 垂直ドライブ回路 131 シフトレジスタ部 132 双方向スキャン部 133 出力部 134A~134D NANDゲート 140 水平ドライブ回路 153~156 ゲート配線 161~164 薄膜トランジスタ 200 p-Siアイランド | 2 2 | データライン |
| 100 液晶パネル 130 垂直ドライブ回路 131 シフトレジスタ部 132 双方向スキャン部 133 出力部 134A~134D NANDゲート 140 水平ドライブ回路 153~156 ゲート配線 161~164 薄膜トランジスタ 200 p-Siアイランド | 2 5 | メタル配線 |
| 130 垂直ドライブ回路 131 シフトレジスタ部 132 双方向スキャン部 133 出力部 134A~134D NANDゲート 140 水平ドライブ回路 153~156 ゲート配線 161~164 薄膜トランジスタ 200 pーSiアイランド | 4 0 | 透明絶縁基板 |
| 131 シフトレジスタ部 132 双方向スキャン部 133 出力部 134A~134D NANDゲート 140 水平ドライブ回路 153~156 ゲート配線 161~164 薄膜トランジスタ 200 pーSiアイランド | 1 0 0 | 液晶パネル |
| 132 双方向スキャン部 133 出力部 134A~134D NANDゲート 140 水平ドライブ回路 153~156 ゲート配線 161~164 薄膜トランジスタ 200 pーSiアイランド | 1 3 0 | 垂直ドライブ回路 |
| 133 出力部 134A~134D NANDゲート 140 水平ドライブ回路 153~156 ゲート配線 161~164 薄膜トランジスタ 200 p-Siアイランド | 1 3 1 | シフトレジスタ部 |
| 134A~134D NANDゲート 140 水平ドライブ回路 153~156 ゲート配線 161~164 薄膜トランジスタ 200 p-Siアイランド | 1 3 2 | 双方向スキャン部 |
| 140水平ドライブ回路153~156ゲート配線161~164薄膜トランジスタ200p-Siアイランド | 1 3 3 | 出力部 |
| 153~156 ゲート配線161~164 薄膜トランジスタ200 p-Siアイランド | 1 3 4 A ~ 1 | 34D NANDゲート |
| 161~164 薄膜トランジスタ 200 p-Siアイランド | 1 4 0 | 水平ドライブ回路 |
| 200 p-Siアイランド | 1 5 3 ~ 1 5 | 6 ゲート配線 |
| • | 1 6 1 ~ 1 6 | 4 薄膜トランジスタ |
| 201 ゲート配線 | 2 0 0 | p-Siアイランド |
| | 2 0 1 | ゲート配線 |


203 ゲート絶縁層

【書類名】 図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】



【図10】



【図11】



ページ: 12/E

【書類名】 要約書

【要約】

【課題】表示装置において、薄膜トランジスタのゲート絶縁層の絶縁破壊や絶縁 リークの発生を防止する。

【解決手段】ゲートライン20が垂直ドライバ回路130の出力部に至る途中で、ゲートライン20を分断し、分断されたゲートライン20,20同士を上層のメタル配線25で接続する。ゲートライン20は例えば、モリブデン(Mo)やクロム(Cr)から成り、メタル配線25はアルミニウムから成る。ゲートライン20は、分断されているため、液晶表示装置の製造プロセスの過程でゲートライン20に蓄積された電荷が、薄膜トランジスタTFT1のゲート配線13に放電することがなくなり、薄膜トランジスタTFT2のゲート絶縁層12の破壊等が防止される。

【選択図】 図2

特願2002-326413

出願人履歴情報

識別番号

[000001889]

1. 変更年月日 [変更理由]

1993年10月20日

住所変更

住 所

大阪府守口市京阪本通2丁目5番5号

氏 名

三洋電機株式会社